DDR-RAM, RAM DDR2
1) Art Einfaßung MHz2) 168/184/240-pin der DDR-400/333 u. DDRII 533/667/800 Doppelreihen2.6V des gedächtnismoduls (DIMM) 3) Spg.Versorgungsteil 4) Datenrate: 5) 2.5V (SSTL-2 kompatibel) Input/Output 400/333/533/667/800Mbps (Maximum) für Produkte DDR-I, 1.8V Spg.Versorgungsteil für Produkte DDR-II
6) Doppelte Datenratenarchitektur, zwei Datenübertragungen pro bidirektionales clock7), Datenröhrenblitz (DQS) wird übertragen,/empfangen mit Daten, verwendet zu werden
wenn man Daten an den) receiver8 Dateneingaben und den Ausgängen gefangennimmt, werden mit DQS9) DQS ist der Rand synchronisiert, der mit Daten für gelesen ausgerichtet ist, zentriert übereingestimmt mit Daten für) Differenzzeituhr write10 eingibt (CK und CK)) DLL 11 ausrichtet DQ und DQS Übergänge mit Befehlen den CK-transitions12), die auf jeden positiven CK eingegeben werden, umranden, die Daten, die zu beiden Rändern von DQS bezogen werden
13) Selbstaufladungswahl für jedes gesprengte) programmierbare Länge des Stoßes access14: 2, 4, 815) Programmable/CAS Latenz (CL): 316) Programmierbare Ausgangsfahrerstärke: Normal/weak17) erneuern Zyklen: (8192 erneuern cycles/64ms), erneuern 18) maximale durchschnittliche periodische 7.8US interval19) 2 Veränderungen) refreshPacking Selbst refresh20) des Selbstrefresh21: Masse